PAT-NO:

- JP404368167A

DOCUMENT-IDENTIFIER: JP 04368167 A

TITLE:

ELECTRONIC DEVICE

PUBN-DATE:

December 21, 1992

INVENTOR-INFORMATION:

NAME

OMURA, MASAYOSHI

INT-CL (IPC): H01L025/065, H01L025/07, H01L025/18

US-CL-CURRENT: 257/666, 257/777, 257/778

ABSTRACT:

PURPOSE: To improve easiness of manufacture and also improve mounting densi ty in an electronic device combining IC chips such as an LSI chip.

CONSTITUTION: A plurality of IC chips 10, 20 are fixed and electrically connected by a plurality of connecting materials with the electrode forming surfaces directioned inside for the face-to-face arrangement. Moreover, electrical terminals such as leads 32 connected to at least one integrated circuit of the IC chips 10 and 20 are led to outside from the space between chips. Each connecting material is formed by protruding electrodes 16, 26 and electrode connecting portion 36. The face-to-face bonding can be done easily by previously providing the protruding electrodes 16, 17, 26, 27 in the chip side or lead side. In addition, a high density mounting can be realized by stacking and bonding a plurality of chip sets 50.

COPYRIGHT: (C)1992, JPO& Japio

*		_
•		, , , , , , , , , , , , , , , , , , , ,
		`
		·
• ·		
		•
	·	
·		
•		

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-368167

(43)公開日 平成4年(1992)12月21日

(51) Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 25/065

25/07 25/18

7220-4M

H01L 25/08

7

審査請求 未請求 請求項の数3(全 8 頁)

(21)出願番号

特願平3-170485

(71)出願人 000004075

ヤマハ株式会社

静岡県浜松市中沢町10番1号

(22)出願日

平成3年(1991)6月14日

(72)発明者 大村 昌良

静岡県浜松市中沢町10番1号ヤマハ株式会

社内


(74)代理人 弁理士 伊沢 敏昭

(54) 【発明の名称】 電子装置

(57)【要約】

【目的】 LSIチップ等のICチップを組合せた電子 装置において、製造容易性を改善すると共に実装密度の 向上を図る。

【構成】 複数のICチップ10,20を電極形成面を内側にして対向配置した状態で複数の接続体により固定し且つ電気接続すると共に、ICチップ10及び20の少なくとも一方の集積回路に接続されたリード32等の電気端子をチップ間の空間から外方に導出する。各接続体は、突起電極16,26及び電極接続部36等により構成される。突起電極16,17,26,27等をチップ側又はリード側に予め設けておくことによりフェース・トウ・フェースで簡単にポンディングを行なえる。また、このように構成されたチップセット50を複数重ねて接着することで高密度の実装が可能になる。



【特許請求の範囲】

【請求項1】(a)一方の主面に第1の集積回路及びこ の回路の複数の電極が形成された第1の集積回路チップ と、(b) この第1の集積回路チップの一方の主面に対 向し且つ接近して配置される第2の集積回路チップであ って、前記第1の集積回路チップの一方の主面と対面す る一方の主面には第2の集積回路が形成され且つこの回 路の複数の電極が前記第1の集積回路の複数の電極に対 応して形成されているものと、(c)前記第1及び第2 の集積回路チップを前記対向し且つ接近した配置状態に 固定すると共に両集積回路チップの対応する電極同士を それぞれ電気的に接続するように両集積回路チップ間に 介在配置された複数の接続体と、(d)前記第1及び第 2の集積回路チップの間で前記第1及び第2の集積回路 のうち少なくとも一方のものに電気的に接続され、両集 積回路チップの間から外方に導出された複数の電気端子 とをそなえた電子装置。

【請求項2】(a)一方の主面に第1の集積回路及びこ の回路の複数の電極が形成された第1の集積回路チップ と、(b) この第1の集積回路チップの一方の主面に対 20 向し且つ接近して配置される第2の集積回路チップであ って、前記第1の集積回路チップの一方の主面と対面す る一方の主面には第2の集積回路が形成され且つこの回 路の複数の電極が前記第1の集積回路の複数の電極に対 応して形成されているものと、(c)前記第1及び第2 の集積回路チップを前記対向し且つ接近した配置状態に 固定すると共に両集積回路チップの対応する電極同士を それぞれ電気的に接続するように両集積回路チップ間に 介在配置された複数の接続体と、(d)前記第1及び第 2の集積回路チップの間で前記第1及び第2の集積回路 30 のうち少なくとも一方のものに電気的に接続され、両集 積回路チップの間から外方に導出された複数の電気端子 と、(e)前記第1及び第2の集積回路チップの間で前 記第1及び第2の集積回路の各一部又は全部を気密封止 するように両集積回路チップの間に介在配置された封止 体とをそなえた電子装置。

【請求項3】(a) 一方の主面に第1の集積回路及びこの回路の複数の電極が形成された第1の集積回路チップと、(b) この第1の集積回路チップの一方の主面に対向し且つ接近して配置される第2の集積回路チップであって、前記第1の集積回路チップの一方の主面と対面する一方の主面には第2の集積回路が形成され且つこの回路の複数の電極が前記第1の集積回路の複数の電極に対応して形成されているものと、(c) 前記第1及び第2の集積回路チップを前記対向し且つ接近した配置状態に固定すると共に両集積回路チップの対応する電極同士をそれぞれ電気的に接続するように両集積回路チップ間に介在配置された複数の接続体と、(d) 前記第1及び第2の集積回路チップの間で前記第1及び第2の集積回路チップの間で前記第1及び第2の集積回路のうち少なくとも一方のものに電気的に接続され、両集

積回路チップの間から外方に導出された複数の電気端子 とを有するチップセットを複数個そなえ、これらのチップセットを前記電極が形成された主面とは反対側の主面 にて重ね合せ且つ接着したことを特徴とする電子装置。

2

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、LSIチップ等の複数のIC(集積回路)チップを組合せた電子装置に関し、複数のICチップを電極形成面を内側にして対向配置した状態で突起電極等の複数の接続体により固定し且つ電気接続したことにより製造容易性を改善すると共に実装密度の向上を図ったものである。

[0002]

【従来の技術】従来、ICチップを組合せた電子装置としては、図15~16に示すようにリードフレーム1のチップ保持部1Aの一主面及び他主面にICチップ2及び3をそれぞれ裏面にて固着すると共にICチップ2及び3の電極をボンディングワイヤ4及び5によりそれぞれリード1a及び1bに接続し、樹脂体6によりICチップ2、3、チップ保持部1A、ボンディングワイヤ4、5及びリード1a、1bのチップ近傍部分をモールド封止したものが知られている(例えば実開平2-54248号公報参照)。

【0003】また、別の従来装置としては、図17に示すようにリード1a, 1bから分岐した上下のチップ保持部1A, 1Bに図15~16で述べたと同様にICチップ2A及び3Aと2B及び3Bとをそれぞれ固着すると共にこれらのチップをボンディングワイヤ4A及び5Aと4B及び5Bとによりリード1a, 1bにそれぞれ接続し、樹脂体6によりICチップ2A, 3A, 2B, 3B、チップ保持部1A, 1B、ボンディングワイヤ4A, 5A, 4B, 5B及びリード1a, 1bのチップ近傍部分をモールド封止したものが知られている(前掲公報参照)。

[0004]

【発明が解決しようとする課題】図15~16の電子装置によると、2チップを重ねて結合したことで実装密度の向上が可能であるが、製造が容易でないという問題点がある。すなわち、ICチップ2及び3はいずれも電極形成面を外側に向けた状態でチップ保持部1Aに取付けられるため、電極形成面やポンディングワイヤを損傷しないよう特別の注意を払って取扱う必要があり、特に一方のICチップ2についてワイヤボンディングが終了した後他方のICチップ3についてワイヤボンディングを行なうときはICチップ2の電極形成面やボンディングワイヤを傷つけないよう保護するのが容易でない。

それぞれ電気的に接続するように両集積回路チップ間に [0005] また、図170 を置によると、図 $15\sim1$ 介在配置された複数の接続体と、(d)前記第1 及び第 60 を置と同様の問題点がある他、組立作業について作 20 集積回路チップの間で前記第1 及び第20 集積回路 衆性を良くするためチップ保持部1 A 及び1 B の間隔を のうち少なくとも一方のものに電気的に接続され、両集 50 広くとる必要があり、外形が大型化する不都合を免れな

【0006】この発明の目的は、製造容易で実装密度の 高い電子装置を提供することにある。

[0007]

【課題を解決するための手段】この発明による電子装置 は、(a) 一方の主面に第1の集積回路及びこの回路の 複数の電極が形成された第1の集積回路チップと、 (b) この第1の集積回路チップの一方の主面に対向し 且つ接近して配置される第2の集積回路チップであっ て、前記第1の集積回路チップの一方の主面と対面する 10 一方の主面には第2の集積回路が形成され且つこの回路 の複数の電極が前記第1の集積回路の複数の電極に対応 して形成されているものと、(c)前記第1及び第2の 集積回路チップを前記対向し且つ接近した配置状態に固 定すると共に両集積回路チップの対応する電極同士をそ れぞれ電気的に接続するように両集積回路チップ間に介 在配置された複数の接続体と、(d) 前記第1及び第2 の集積回路チップの間で前記第1及び第2の集積回路の うち少なくとも一方のものに電気的に接続され、両集積 回路チップの間から外方に導出された複数の電気端子と 20 をそなえている。

【0008】このような構成において、複数の電気端子 は、複数の接続体から導出してもよいし、あるいはこれ らの接続体とは別の突起電極等から導出してもよい。

【0009】この発明の構成にあっては、第1及び第2 の集積回路チップの間で第1及び第2の集積回路の各一 部又は全部を気密封止するように両集積回路チップの間 に封止体を配置してもよい。

【0010】また、上記のように第1及び第2の集積回 路チップ、複数の接続体、複数の電気端子等を組合せた チップセットを複数個設け、これらのチップセットを電 極が形成された主面とは反対側の主面にて重ね合せ且つ 接着してもよい。

[0011]

【作用】この発明の構成によれば、第1及び第2の集積 回路チップを電極形成面を内側にしてフェース・トウ・ フェースで接続するので、電極形成面等の損傷を回避す るのが容易であり、しかもフェースダウンポンディング 等により簡単に接続作業を行なえる。また、2チップを 対向・接近させて電極接続を行なうので、実質的に1チ 40 ップ分の占有面積で足りると共に図15~16のものに 比べて厚さが薄くなり、実装密度が向上する。

【0012】その上、上記したように2つの集積回路チ ップ間に封止体を設けると、信頼性を向上させることが でき、所望により封止用のパッケージを省略又は簡略化 することができる。

【0013】さらに、上記したように複数のチップセッ トを電極形成面とは反対側の面で重ね合せて接着する と、チップセット間の距離を接着材層の厚さ程度にまで 幅に向上する。

[0014]

【実施例】図1は、この発明の一実施例による電子装置 としてのチップセット50の断面構造を示すものであ り、このチップセット50は、突起電極16,17等を 有する第1のICチップ10と、突起電極26、27等 を有する第2のICチップ20と、リード32、電極接 統部36,37等を有するリード保持部30とをそなえ ている。

- 【0015】 I Cチップ10は、図2に一例を示すよう にシリコン等の半導体基板10Aの一方の主面に所望の 集積回路11及びこの回路の多数の突起電極16,1 7, 18 a, 18 bを形成したものである。ここで、突 起電極16は、チップ間接続兼外部導出用のもの、突起 電極17は、チップ間接続専用のもの、突起電極18 a, 18bは、チップ間接続の機械的強度を増すための ダミー電極(通電しない電極)である。なお、突起電極 17, 18a, 18bは場合によっては省略してもよ
- 【0016】各突起電極は、一例を突起電極16につい て図3に示すように形成される。すなわち、基板10A の表面を覆うシリコンオキサイド等の絶縁膜12の上に 突起電極16の下地となる電極を形成した後、この下地 電極の上にメッキ法、ハンダ法、転写パンプ法等の公知 の方法により突起電極16を形成する。下地電極は、例 えば第1及び第2の金属層13及び15を保護絶縁膜1 4の接続孔を介して積層して成るもので、絶縁膜12の 上に金属層13を覆って絶縁膜14を形成した後、絶縁 膜14に接続孔を形成し、この接続孔を介して金属層1 3に接続されるように金属層15を形成することにより 得られる。第1の金属層13は、集積回路11の配線に 接続されているもので、例えばAI又はAI合金からな る。また、第2の金属層15は、耐腐食性及び耐酸化性 を有すると共に第1の金属層13及び突起電極16と密 着性(ぬれ性)が良い金属(例えばTi、Ni、Cr、 Cu、Pd、Au、Pt等) からなるものである。な お、耐酸化性や密着性を一層向上させるために第2の金 **属層15を多層構造にしてもよい。**

【0017】 I Cチップ20は、上記した I Cチップ1 0と同様に構成されるもので、一方の主面には図2に示 したのと同様の集積回路が形成され且つこの回路の2 6,27等の多数の突起電極が図2の突起電極16,1 7, 18a, 18b等に対応して形成されている。IC チップ10及び20のサイズは、ほぼ同じに示してある が、異なっていてもよい。

【0018】リード保持部30は、図4~5に一例を示 すようにキャリアテープ31を用いて製作される。キャ リアテープ31は、ポリイミド等の樹脂からなるもの で、その一方の主面には中央孔33を取囲むように多数 小さくできるので、図17のものに比べて実装密度が大 50 のリード32が設けられている。また、中央孔33の周

囲には、多数の電極接続部36,37,38a,38b が設けられており、各電極接続部は、図5に示すように キャリアテープ31の一方の主面から他方の主面に貫通 するように形成されている。

【0019】電極接続部36は、チップ間接続兼外部導出用のものであり、それぞれリード32に接続されている。電極接続部37は、チップ間接続専用のもの、電極接続部38a,38bは、前述のダミー電極18a,18bとそれぞれ接続されるものである。電極接続部38a,38bについては、チップ間接続が不要であるた10め、キャリアテープ31の両主面間を貫通した形にせず、各主面毎に独立の接続部を形成してもよい。なお、電極接続部37,38a,38bは場合によっては省略してもよい。

【0020】リード32及び各電極接続部は、例えばCu等の金属からなり、その表面には金、スズ等がメッキされている。これは、突起電極とのぬれ性を良くするためと、酸化されやすい銅の表面を保護するためである。

【0021】キャリアテープ31には、中央孔33の他にすれば3に、リード露呈孔34a~34d及び送り孔35A,3 ができる。5Bが設けられている。中央孔33は、キャリアテープ31の湾曲時にチップ面に当る部分をなくすためのもので、チップ面に当るおそれがないときは省略してもよい。リード露呈孔34a~34dは、リード32の切断である。
及び折り曲げを容易にするためのもの、送り孔35A,35Bは、キャリアテープ31を巻取ったり、チップボように例え
ンディング時に位置決めに用いたりするものである。

【0022】リード保持部30は、キャリアテープ31を切断線39に沿って切断することにより同テープから分離される。通常は、このような分離作業に先立ってI 30 Cチップ10,20をリード保持部30にポンディングする。

【0023】チップボンディングにあたっては、図1に示すようにICチップ10及び20をリード保持部30に対してフェース・トウ・フェースにて加熱・圧着する。キャリアテープ31をボリイミド等の耐熱性ある樹脂で形成しておけば、300~350℃まで変質せず使用できるため、加熱を十分に行なうことができ、突起電極をハンダで形成しても容易に溶融・接着を行なえる。なお、ICチップ10及び20の接着は、同時でもよい 40し、別々でもよい。

【0024】チップボンディングの後、キャリアテープ31からリード保持部30を切断・分離すると、図1に示すようなチップセット50が得られる。このようなチップセット50では、ICチップ10及び20の集積回路が並列接続されることになるが、各チップ毎に独立に集積回路を動作させるためには、次の(イ)又は(ロ)のいずれかの方法を採用することができる。

【0025】(イ) ICチップ10又は20において少なくとも1つのリードに対する電気接続を切断又は非接 50

続状態としておくことにより各チップを異なるリード数 にて動作させる。

【0026】(ロ) ICチップ10及び20のうち少なくとも一方のものに特別な信号に応答して該一方のものを動作可能とする回路を予め集積化しておく。

【0027】図6は、チップセット50の取付構造の一例を示すものである。ICチップ10,20及びリード保持部30を含むチップセット50は、電気端子としての多数のリード32が四方に導出されている。配線基板(又はパッケージ基板)40の一主面には、リード32に対応して多数の配線層42が設けられると共に各配線層毎にボンディングパッドとしての電極層44が設けられている。各リード32は、対応する配線層42の電極44に熱圧着等により接続される。

【0028】チップセット50上には他のチップセットを重ねて配置し、そのリードを基板40上の配線層に接続してもよい。また、チップセット50の上下の面にはヒートシンクを接触して配置することもでき、このようにすれば発熱量の多い集積回路にも十分に対処することができる。

【0029】図7は、チップセットを収納したパッケージ構造の一例として複数のチップセットをPGA (ピングリッドアレイ) パッケージに収納した構成を示すものである。

【0030】パッケージ基板60には、中央部を取囲むように例えば3段階的に複数のピン64A,64B,64Cが設けられており、2及び3段目のピン64B,64Cは基板60上で絶縁枠62B,62Cをそれぞれ貫通して各々の枠の上部に現われるように配置されている。

【0031】基板60の中央部には、図1に示したような例えば3つのチップセット50A,50B,50Cが重ねて配置される。チップセット50Aは下面において基板60の表面に接着材層66aにより接着されると共に各リード52Aが1段目の対応するピン64Aの内方端部に接続される。チップセット50Bは下面及び上面においてチップセット50Aの上面及びチップセット50Cの下面にそれぞれ接着材層66b,66cにより接着されると共に各リード52Bが2段目の対応するピン64Bの内方端部に接続される。チップセット50Cの各リード52Cは3段目の対応するピン64Cの内方端部に接続される。

【0032】基板60上には、チップセット50A~50C、ピン64A~64C、絶縁枠62B,62C等を 優うようにキャップ68が配置される。キャップ68の 下端部を接着材層66dにより基板上面に固着することによりキャップ内の物体が気密封止される。なお、接着 材層66a~66dとしては、樹脂、ハンダ、ペースト 等のうち任意のものを用いることができる。

【0033】上記実施例において、リード保持部30と

しては、キャリアテープ31から分断した部材を用いる 代りに、アルミナ等のセラミック板、樹脂等の薄板を用 いることもできる。

7

【0034】図8は、この発明の他の実施例によるチッ プセット100を示すもので、このチップセットの特徴 は、第1に突起電極及び配線層(電気端子)を有する配 線保持部をリード保持部の代りに用いるようにしたこと であり、第2にICチップ間に封止体を配置するように したことである。

【0035】チップセット100は、メタルシール部9 10 1A、配線層92、突起電極94, 95, 104, 10 5、封止用突起部 9 6, 1 0 6、電極接続部 1 0 1, 1 02、突起連結部103等を有する配線保持部90と、 ICチップ70,80とをそなえている。

【0036】 I Cチップ70は、図9に一例を示すよう に半導体基板 7 0 Aの一方の主面に所望の集積回路 7 1 と、この回路を取囲む封止用金属部76と、回路71の 配線に接続された多数の電極 (ポンディングパッド) 7 5とを形成したものである。各電極75は、チップ間接 属部76は、互いに同様の積層構造を有するもので、図 3で述べた下地電極と同様にして図10に示すように形 成される。すなわち、基板70Aの表面を覆う絶縁膜7 2の上にAI又はAI合金等の第1の金属層73と、接 続孔を有する保護絶縁膜74と、金属層73及び突起電 極105のいずれとも密着性の良い第2の金属層75A とを順次に形成することによりいずれも金属層73,7 5 Aを積層した構成の電極 7 5 及び封止用金属部 7 6 が 同時的に得られる。

【0037】 I Cチップ80は、上記した I Cチップ7 0と同様に構成されるもので、一方の主面には図9の7 1、75、76にそれぞれ対応して集積回路、多数の電 極、封止用金属部が形成されている。

【0038】配線保持部90は、図11~12に一例を 示すように柔軟性のあるキャリアテープ91を用いて製 作される。キャリアテープ91は、ポリイミド、ペーク ライト、エポキシ等の樹脂からなり、一層形式又は多層 形式で多数の配線層92が形成されている。配線層92 は、配線金属をメッキ法、蒸着法等で被着した後ホトリ ソグラフィ処理によりパターニングする方法、あるいは 40 導電材をスクリーン印刷する方法等により形成される。 配線層92の材料としては、テープ91の湾曲や折り曲 げに対応できるようある程度の柔軟性や展性を有するも の(例えばA1、Cuあるいはこれらの合金、Au、T i など) を用いる。

【0039】各配線層92の両端部には、密着性を増す 金属層93を介して(又は介さずに)突起電極94,9 5が形成され、これらの突起電極の反対側にもそれぞれ 突起電極104,105が形成される。突起電極94, 104は、故障診断に使用されたり、回路基板等に接続 50

されたりするものであり、突起電極95、105はIC チップ80,70とそれぞれ接続されるものである。突 起電極94と95及び104と105は、それぞれ電極 接続部101及び102により相互接続される。突起電 極94,95,104,105は、ハンダ法、メッキ法 等により形成されるもので、例えば300~350℃以 下で溶融又は軟化する金属からなる。

【0040】メタルシール部91Aは、高温で樹脂から ガスが排出されるのを防ぐためのもので、配線層92と 同様の材料で同様にして形成される。メタルシール用金 属層91aには、密封性を上げるため他の金属を蒸着又 はメッキしてもよい。メタルシール部91Aの外周に相 当する突起連結部103は、101等の電極接続部と共 通のプロセスで形成される。また、突起連結部103の 両側には、封止用突起部96,106が104等の突起 電極と共通のプロセスで形成される。このようにメタル シール部91A、突起連結部103、封止用突起部9 6,106を配線層92、電極接続部101、突起電極 94とそれぞれ共通のプロセスで形成すると、工程が簡 続兼外部導出用のものである。各電極75及び封止用金 20 単となる利点が得られるが、別プロセスで形成すること も可能である。

> 【0041】 I Cチップ70及び80は、リード保持部 30について前述したと同様に配線保持部90に対して 図8に示すようにポンディングされる。このとき、封止 用突起部96,106がICチップ70,80の76等 の封止用金属層に固着されるので、これらのチップの7 1等の集積回路は、チップ70,80、メタルシール部 91A、突起部96、106等により気密封止される。 このように構成されたチップセット100は、パッケー ジ等の封止器を省略するか又は簡素化することができ

【0042】チップボンディングの後、図11に示す切 断線97に沿ってキャリアテープ91を切断することに より同テープからICチップ70、80を有する配線保 持部90 (すなわち図8のチップセット100) を分離 する。

【0043】図13は、回路基板へのチップセットの取 付構造の一例を示すものである。 回路基板 110の一方 の主面には、多数 n 個のチップセット取付部 1 1 2 (1)~112 (n) が並設されると共に、CPU (中 央処理ユニット)等の I Cチップ 1 1 4 が設けられてい る。図8に示したようなICチップ100 (1) ~10 0 (n) は、100 (1) について代表的に示すように 突起電極94,104側の端縁にてチップセット取付部 112(1)~112(n) にそれぞれ直立状に取付け られる。

【0044】チップセット100 (1) ~100 (n) は、取付けの前又は後に重ね合わされた状態で樹脂、低 融点ハンダ、ペースト等の接着材層116 a, 116 b ・・・により接着される。この結果、高密度の実装が可

能となる。

【0045】一例として、チップセット100(1)~100(n)を半導体メモリのチップセットとすれば、小型で大容量の記憶装置を実現することができる。この場合、各チップの基板への配線長が短いため配線による信号遅延が少なく、高速動作が可能である。従って、かような記憶装置は、CPUのメインメモリ等として用いるに好適なものである。

【0046】図14は、この発明の更に他の実施例によるチップセット50aを示すものである。図14におい 10 て、図1と同様な部分には、同様の符号を付して詳細な説明を省略する。

【0047】チップセット50aの特徴は、第1にIC チップ10,20の突起電極17,27を直結したこと であり、第2に外部への電極導出を一方のチップ10の 突起電極16からリード32により行なうようにしたこ とである。この場合、突起電極16は、外部導出専用と なり、突起電極17,27は、チップ間接続専用とな る。また、リード32は、図15に示したようなリード フレーム又は中央部に孔を設けたキャリアテープを用い20 るなどして容易に形成可能である。

【0048】チップセット50aにあっては、図8~12に示した封止構造を採用することもできるが、別の方法として、ICチップ10及び20の間に樹脂等を注入し、硬化させるなどして封止用絶縁体120を介在配置してもよい。

[0049]

【発明の効果】以上のように、この発明によれば、第1 及び第2の集積回路チップを対向・接近させた状態で複 数の接続体により固定し且つ電気接続するようにしたの 30 で、製造容易で実装密度の高い電子装置を実現可能とな る効果が得られるものである。

【0050】また、第1及び第2の集積回路チップの間に封止体を介在配置すると、パッケージを用いなくても信頼性の向上が可能となる効果が得られる。

【0051】さらに、複数のチップセットを電極形成面と反対側の面で重ね合せ且つ接着すると、実装密度が大幅に向上する効果も得られる。

【図面の簡単な説明】

10 【図1】 この発明の一実施例によるチップセットを示す断面図である。

【図2】 図1の構成におけるICチップの斜視図である。

【図3】 図2のA-A'線に沿う断面図である。

【図4】 図1の構成に用いるキャリアテープの斜視図 である。

【図5】 図4のB-B'線に沿う断面図である。

【図6】 図1のチップセットを配線基板に取付けた状 10 態を示す斜視図である。

【図7】 図1のチップセットを複数組合せてバッケージに収納した状態を示す断面図である。

【図8】 この発明の他の実施例によるチップセットを 示す断面図である。

【図9】 図8の構成におけるICチップの斜視図である。

【図10】 図9のC-C'線に沿う断面図である。

【図11】 図8の構成に用いるキャリアテープの斜視 図である。

【図12】 図11のD-D'線に沿う断面図である。

【図13】 図8のチップセットを配線基板に取付けた状態を示す断面図である。

【図14】 この発明の更に他の実施例によるチップセットを示す断面図である。

【図15】 従来の電子装置の一例を示す斜視図である。


【図16】 図15のX-X'線に沿う断面図である。

【図17】 従来の電子装置の他の例を示す断面図である。

【符号の説明】

10,20,70,80:ICチップ、16,17,26,27,94,95,104,105:突起電極、30:リード保持部、32:リード、36,37,101,102:電極接続部、50,50A~50C,50a,100,100(1)~100(n):チップセット、90:配線保持部、92:配線層、96,106:封止用突起部、103:突起連結部、120:封止用絶縁体。

[図1]



【図3】

